在國際電路系統研討會ISCAS 2026的現場，華為公司董事、半導體業務部總裁何庭波正式對外發布了指導半導體產業發展的全新原則——韜(τ)定律。這一創新成果的提出，標志著半導體產業在面對發展瓶頸時，找到了新的突破方向。

長期以來，摩爾定律一直是半導體產業發展的重要指引，主導該領域長達半個多世紀。然而，隨著技術的不斷演進，摩爾定律正遭遇物理極限和經濟效益的雙重挑戰。晶體管的幾何縮微進程逐漸放緩，曾經的成本紅利也在不斷消退，半導體產業的發展面臨著前所未有的困境。

面對這一嚴峻形勢，華為積極投入研發，創新性地提出了邏輯折疊（LogicFolding）等核心技術，并構建了一套貫穿器件、電路、芯片到系統層面的多層級協同優化體系。該體系的核心思路不再局限于一味追求晶體管尺寸的縮小，而是將系統性降低時間常數τ作為目標，以此驅動各層級的性能、能效以及晶體管密度持續提升。

在器件層面，華為通過優化晶體管和互連電阻，同時降低寄生電容，從物理底層最大限度地縮微器件級時間常數τ，為提升器件性能奠定基礎。

電路層面是此次創新的關鍵突破點之一。華為運用邏輯折疊技術，成功突破了傳統平面布局的物理邊界。這一技術顯著縮短了關鍵路徑的走線長度，有效降低了信號傳播過程中的電阻和電容負載，進而實現了晶體管密度和電路性能的大幅提升。

芯片層面，華為采用了“軟件、架構、芯片”的全棧軟硬芯協同設計方法。基于實際工作負載，對指令流和數據流進行細粒度控制，提高了系統級并行度和效率，大幅降低了端到端的執行時間，為芯片性能的優化提供了有力支撐。

系統層面，華為定義了靈衢總線，并重構了計算系統互聯協議。通過實現超節點的統一內存編址和原生內存語義，大幅降低了系統通信時延，進一步提升了整個系統的運行效率。