在國際電路與系統(tǒng)研討會（ISCAS 2026）的現(xiàn)場，華為公司董事、半導(dǎo)體業(yè)務(wù)部總裁何庭波透露了一則重磅消息：即將于今年秋季發(fā)布的麒麟手機芯片，將首次應(yīng)用邏輯折疊（LogicFolding）技術(shù)，實現(xiàn)性能的顯著躍升。

從何庭波展示的PPT數(shù)據(jù)來看，這款暫命名為麒麟2026的芯片，在晶體管密度上實現(xiàn)了突破性進展。相較于傳統(tǒng)2D設(shè)計芯片，其晶體管密度提升53.5%，達到每平方毫米238百萬個晶體管（238 MTr/mm2）。在性能核心（P核）方面，能效提升41%，峰值頻率較前代提高12.7%，達到3.1GHz。

進一步分析發(fā)現(xiàn)，這一頻率提升與韜（τ）定律路線高度吻合。根據(jù)該定律預(yù)測，2026年芯片P核頻率將達3.1GHz，而此前發(fā)布的麒麟9030頻率為2.75GHz，恰好與12.7%的增幅計算結(jié)果一致。這一數(shù)據(jù)交叉驗證了華為芯片設(shè)計的精準規(guī)劃。

技術(shù)演進路線圖顯示，華為芯片的升級步伐并未止步。按照規(guī)劃，到2031年，其晶體管密度將突破400 MTr/mm2大關(guān)，主頻更有望提升至5.0GHz。這一系列數(shù)據(jù)表明，華為正通過架構(gòu)創(chuàng)新與制程工藝的雙重突破，持續(xù)推動移動芯片性能邊界的拓展。