2019年5月，美國商務部將華為列入實體清單，這一舉動如同一顆重磅炸彈，在國際科技領域激起千層浪。華為海思總裁何庭波致員工的信迅速流傳開來，其中“所有我們曾經打造的備胎，一夜之間全部轉‘正’”的豪言壯語，不僅極大鼓舞了國人，更讓華為成為全網焦點。然而，表面上的底氣之下，華為實則面臨著巨大挑戰。盡管創始人任正非宣稱從5G到核心網可不依賴美國，但包括徐直軍在內的核心決策者清楚，備胎計劃的關鍵在于臺積電的生產制造，當時華為90%的芯片由臺積電代工，這無疑是一個潛在的命門。
2020年3月，美國將目光鎖定華為這一弱點，準備采取行動。美國商務部專門針對海思和華為制定了出口管制及外國直接產品規則（FDPR），這條規則在內部被稱為“海思規則”。3月30日，華為高層緊急召開會議，探討一個生死攸關的問題：若臺積電不再為華為造芯片，該如何應對？會上決定，華為必須介入芯片制造環節。有人提議以干將莫邪命名項目，最終任正非定下“莫邪”。在干將莫邪的故事里，莫邪以身投爐鑄劍，而何庭波就如同華為的莫邪，肩負起為華為鑄就芯片利劍的重任。
彼時，臺積電的先進制程已推進至5納米，華為Mate 40成為最后一代采用臺積電5納米工藝的產品，其余產品多為7納米及以上。而大陸方面，最先進的量產工藝僅到14納米，且產能極為有限。華為一度判斷美國只會限制14納米及以下先進制程，但5月15日FDPR制裁令落地，其嚴苛程度遠超預期。徐直軍直言：“2020年5月15日，是海思最黑暗的一天。”海思員工對未來感到迷茫，不知何去何從。隨后，徐直軍給海思全體員工發郵件，鼓勵大家繼續做好現有產品，未來產品節奏放緩但不停。當被問及海思未來時，他堅定表示：“海思在華為是成本中心，不要掙錢，只要華為活得下來，海思就會活得下來。”
美國的一系列動作，本質上是想用時間困住華為，讓海思在制造端的代際競爭中失去優勢，以工藝代差令華為窒息。而華為的反擊武器同樣是時間，不過是另一種維度的運用。六年后，2026年5月25日，在上海IEEE ISCAS 2026的講臺上，何庭波發布了韜（τ）定律，提出以“時間縮微”替代摩爾定律的“幾何縮微”，通過系統性壓縮信號傳播時延，在現有工藝基礎上造出有競爭力的芯片。這是華為首次公開六年芯片突圍的底層方法論，徐直軍也首次深度披露了華為人與時間賽跑的艱辛歷程。
半導體行業六十年來一直遵循摩爾定律，即每18個月晶體管數量翻一倍，這一規律推動了從大型機到智能手機的整個信息時代發展。然而，如今這條路已布滿荊棘。經濟上，一片300毫米晶圓的生產成本25年間翻了30倍，設計一顆2納米芯片耗資高達10億美元，連臺積電都因成本過高，明確表示在A12節點之前不會導入ASML最新的High NA EUV光刻機。物理層面，28納米之后，標稱制程與晶體管真實尺寸脫鉤，“幾納米”逐漸淪為營銷概念。摩爾定律難以為繼，全球芯片廠商紛紛轉向。英偉達的B200和B300算力卡采用臺積電N4P工藝，本質是5納米，通過CoWoS封裝多顆Die提升系統性能；英特爾、AMD也采用3D封裝、Chiplet架構、多Die互聯等方式，在制程放緩后尋找新出口。IMEC今年5月的路線圖顯示，先進封裝和異構集成占比越來越大，但產業鏈敘事仍圍繞“推進制程”。然而，沒有一家公司愿意明確提出半導體行業需要新路。
華為卻沒有其他選擇。徐直軍表示：“我們真正對工藝有訴求的芯片就幾顆，手機SoC、PC機和服務器的CPU、NPU/GPU，恰好這三顆芯片我們都做，且是主業。”華為不像蘋果能使用臺積電最新工藝，也不像英偉達在GPU賽道有定價權，手機、通信、計算三條戰線必須同時保持競爭力，而制裁切斷了三條戰線的供給。當被問及做芯片是否幸福時，徐直軍坦言：“一點都不幸福，因為都是別人干過且十年前就干成的事。但也要感謝美國，讓我國半導體產業鏈得以成長，現在勢頭良好。”若未受制裁，華為本可在全球頂尖技術基礎上進行更具革命性的創新，但EUV光刻機進口無望，基于DUV的工藝天花板可見，沿著幾何縮微追趕，代差只會越來越大。華為比全行業更早撞上這堵墻，也因此成為將零散工程直覺提煉成完整方法論的公司。
英偉達、AMD、英特爾的Chiplet和3D封裝主要在“堆疊”層面做文章，將多個已做好的芯片通過封裝連接增強性能。而華為因沒有先進制程余裕，在設計深度上更進一步，走向“邏輯折疊”層面，將一顆芯片從底層折疊重新設計成兩層，這是韜定律區別于行業既有路徑的核心。莫邪項目朝著兩個方向推進：一方面推動國內晶圓廠提升工藝能力，華為協助改進設備、調整工藝；另一方面在芯片設計端找出路。海思工作量大幅增加，要將幾百顆在臺積電做過的芯片移植到國內工藝節點，同時開發新品，還要在市場上與高通、蘋果、英偉達等競爭。
工程師們反復面臨工藝落后卻要讓芯片不落后的問題，答案藏在被忽視六十年的本征屬性里。摩爾定律關注空間，以縮短柵極長度降低信號傳播時間常數τ，但“做小”只是手段，“做快”才是目的。當幾何縮微受阻，降低τ的路徑并未堵死。韜定律核心主張以“時間縮微”替代“幾何縮微”，作為半導體演進新指導原則。一旦將度量衡從空間尺寸換成時間常數，各層級工程師就有了統一優化語言，發力空間從單一維度擴展到十余個維度。
邏輯折疊是韜定律必須攻克的技術難題。傳統3D堆疊中，兩顆芯片功能獨立、設計不耦合；而邏輯折疊是將平面電路“撕開”“折疊”成上下兩層，功能相互穿插、信號彼此依賴，單獨一層無法工作。折疊后，兩個寄存器距離從毫米級降到微米級，維持長距離信號傳輸的buffer削減50%以上。華為數據顯示，CPU主頻從2.6GHz提升到3.1GHz，NPU性能提升1.4倍，GPU提升30% - 40%，功耗大幅下降。邏輯折疊不挑工藝，28納米、7納米甚至未來3納米都適用，兩層Die還可采用不同工藝節點，且不排斥幾何縮微，國內先進工藝進步能促進韜定律取得更好結果，韜定律也可基于先進工藝進步帶來更好成果。
但最大的代價是時間。邏輯折疊需在“非連續空間”重新布局布線，傳統EDA工具無法完成，海思花費數年自研內部工具，幾萬名工程師摸索六年，才將這一想法變成381顆量產芯片。沿著韜定律，華為在大規模AI算力集群的τ微縮通過系統互連結構Unified Bus、近封裝光引擎Hi - ONE和封裝本身的拓撲重組3D Folding三個協同層實現。超節點架構將多顆芯片高速互聯組成“超級芯片”，把時間縮微邏輯從單顆芯片推向整個計算系統，在制程工藝差距導致芯片落后的情況下，AI算力集群反超英偉達。專家預估，用相對成熟工藝節點加上韜定律全棧優化，可做出性能比肩N3E的芯片，成本低30%左右，這意味著華為可在不獲取最先進制程前提下，做出與蘋果A19同代際產品。
盡管付出諸多代價，仍有人質疑韜定律僅六年憑什么叫定律。徐直軍解釋，摩爾定律1965年提出，英特爾三年后才成立；“黃氏定律”也是剛提出，AI和ChatGPT出現時間不長，“定律”是總結出來的，并非推導，只要是一個能適應的規律即可。他還強調：“創新是被逼出來的，當先進工藝無法獲得時，人總會找路，找到后發現還能一直走下去。”在華為內部，韜定律也被稱為“何式定律”，何庭波雖不必“以身殉劍”，但這條路的艱辛每個參與者都深有體會。
華為芯片這些年歷經多個階段，先是活下來，2019 - 2022年制裁切斷供給，莫邪項目啟動，幾百顆芯片從臺積電遷移到國內產線，Mate 60回歸市場證明華為仍在；然后是有質量地活下來，2023年初徐直軍新年致辭提出這一目標，381顆量產芯片支撐起這一階段，這些芯片覆蓋多場景，均采用“何式定律”思想并實現量產交付；如今，“活下來”在戰略中占比減少，更多思考如何發展。按路線圖，到2031年，基于“何式定律”的高端芯片晶體管密度將達到等效1.4納米制程水平。
半導體產業是生態型產業，摩爾定律是全行業定律，“何式定律”也需產業界共同參與。邏輯折疊目前最大瓶頸是EDA工具，其他設計公司即便理解原理，也無工具實施。徐直軍坦承這是華為選擇此時公開發布“何式定律”的原因，希望學術界、EDA廠商、設計公司等共同參與，走出中國半導體的另一條路。何庭波也表示未來屬于開放合作，沒有企業能獨自完成所有答案。華為策略是用結果說話，讓生態自然發展。徐直軍認為，若“何式定律”有生命力，無需說服，企業會基于成本和競爭力自主選擇。真正的考驗是時間，摩爾定律從提出到成為共識經過十年驗證，“何式定律”能走多遠，未來五到十年自會見分曉。但他堅定表示：“華為公司的所有產品，都能基于大陸設計出來、造出來，還能規模供應，真正實現了徹底不依賴，這是中國產業界共同努力的結果。”
