華為副董事長(zhǎng)、輪值董事長(zhǎng)徐直軍近日首次向外界詳細(xì)講述了華為在芯片領(lǐng)域突破困境的歷程。他直言，若非外部壓力，華為未必會(huì)如此堅(jiān)定地深耕這一領(lǐng)域，“沒有美國(guó)的限制，我們或許不會(huì)走到今天這一步。”

在回應(yīng)“芯片研發(fā)是否幸福”的提問時(shí)，徐直軍坦率表示：“這絕非幸福之事。”他解釋稱，華為所做的很多工作本質(zhì)上是在重復(fù)他人十年前已完成的路徑，這類“補(bǔ)課”性質(zhì)的任務(wù)鮮有人愿意承擔(dān)。但他同時(shí)強(qiáng)調(diào)，正是這種壓力促使華為在半導(dǎo)體領(lǐng)域?qū)崿F(xiàn)了從被動(dòng)跟隨到主動(dòng)突破的轉(zhuǎn)變，也間接推動(dòng)了國(guó)內(nèi)半導(dǎo)體產(chǎn)業(yè)鏈的完善與成熟，目前相關(guān)進(jìn)展已獲得行業(yè)廣泛認(rèn)可。

面對(duì)先進(jìn)制程受限的挑戰(zhàn)，華為選擇在芯片設(shè)計(jì)架構(gòu)上另辟蹊徑，推出名為“邏輯折疊”的創(chuàng)新技術(shù)。這項(xiàng)技術(shù)突破了傳統(tǒng)3D堆疊的局限——后者僅是將兩顆獨(dú)立芯片簡(jiǎn)單疊加，而邏輯折疊通過將單層平面電路“撕裂”并“折疊”為上下兩層，使兩層電路的功能深度交織、信號(hào)高度依賴，形成不可分割的整體。徐直軍比喻道：“這就像將一張紙折疊后，前后兩面的圖案必須精準(zhǔn)對(duì)應(yīng)才能構(gòu)成完整畫面。”

技術(shù)紅利隨即顯現(xiàn)。通過縮短電路層間距離，寄存器之間的傳輸路徑從毫米級(jí)壓縮至微米級(jí)，原本用于補(bǔ)償長(zhǎng)距離信號(hào)延遲的緩沖器數(shù)量減少超50%。這些被行業(yè)稱為“隱形功耗稅”的組件削減，直接提升了芯片性能與能效。實(shí)測(cè)數(shù)據(jù)顯示，采用該技術(shù)的CPU主頻從2.6GHz躍升至3.1GHz，NPU算力提升1.4倍，GPU性能增長(zhǎng)30%-40%，同時(shí)功耗顯著降低。

更值得關(guān)注的是，邏輯折疊技術(shù)對(duì)制造工藝的兼容性極強(qiáng)。徐直軍透露，該技術(shù)既適用于28nm成熟制程，也可應(yīng)用于7nm甚至未來的3nm先進(jìn)工藝，甚至允許上下兩層采用不同工藝節(jié)點(diǎn)組合。但他同時(shí)強(qiáng)調(diào)，這并不意味著華為放棄對(duì)幾何縮微的追求，“國(guó)內(nèi)制程工藝的每一步進(jìn)步，都會(huì)與邏輯折疊技術(shù)產(chǎn)生協(xié)同效應(yīng)，二者是相輔相成的關(guān)系。”