GPU領(lǐng)域迎來(lái)新勢(shì)力，Bolt Graphics于美國(guó)加州正式宣布，其研發(fā)的Zeus GPU測(cè)試芯片已采用臺(tái)積電12FFC制程工藝完成流片。該架構(gòu)具備向5nm工藝擴(kuò)展的潛力，量產(chǎn)計(jì)劃定于2027年第四季度，標(biāo)志著這家新興企業(yè)正式加入全球GPU競(jìng)爭(zhēng)行列。

據(jù)Bolt Graphics披露，Zeus計(jì)算平臺(tái)通過(guò)系統(tǒng)級(jí)優(yōu)化實(shí)現(xiàn)了成本效益的突破性提升。在高性能計(jì)算（HPC）、3D渲染及計(jì)算密集型應(yīng)用場(chǎng)景中，該方案可將綜合成本壓縮至現(xiàn)有解決方案的十七分之一。這一優(yōu)勢(shì)源于其獨(dú)特的硬件架構(gòu)設(shè)計(jì)——芯片內(nèi)嵌高性能CPU核心，并創(chuàng)新采用LPDDR5X與DDR5雙級(jí)可擴(kuò)展片外緩存架構(gòu)，既保證了數(shù)據(jù)吞吐效率，又為不同規(guī)模的應(yīng)用提供了靈活的擴(kuò)展空間。

在接口配置方面，Zeus GPU展現(xiàn)出對(duì)專業(yè)應(yīng)用場(chǎng)景的深度適配。芯片集成雙PCIe Gen5 ×16高速通道，可滿足多卡并行計(jì)算需求；配備HDMI與DisplayPort視頻輸出接口，支持高分辨率顯示輸出；400GbE QSFP-DD網(wǎng)絡(luò)接口的加入，則使其在數(shù)據(jù)中心等大規(guī)模部署場(chǎng)景中具備顯著優(yōu)勢(shì)。這種"計(jì)算+存儲(chǔ)+網(wǎng)絡(luò)"的全維度接口布局，凸顯了Bolt Graphics對(duì)專業(yè)市場(chǎng)需求的精準(zhǔn)把握。