近日，華為在上海ISCAS大會上拋出一枚重磅“炸彈”——“韜（τ）定律”，這一由何庭波親自發布的新概念，瞬間成為科技圈焦點，不僅在國內全網刷屏，人民日報還專門報道稱其為“中國在全球半導體領域首次提出的指導原則”，國外彭博社、路透社等媒體也迅速跟進，紛紛發文介紹華為這一新成果，稱其宣布芯片技術取得突破，有望縮小與臺積電的差距。

在深入了解“韜（τ）定律”之前，得先從摩爾定律說起。1965年，英特爾的戈登·摩爾預測集成電路上的晶體管數每兩年翻一番，這一預測后來成為半導體產業發展的重要節拍，引領行業按此節奏發展了幾十年。晶體管越小，運算越快，還更省電、便宜。然而，當技術發展到7納米之后，這條路變得愈發艱難。就好比一條褲衩，小到一定程度，電子就難以被束縛，會出現漏電現象，電壓也難以降低。繼續縮小晶體管尺寸，性能提升越來越有限，而且成本高昂。造一顆2納米級別的芯片，僅設計成本就幾億美元起步，再加上EUV光刻機的折舊費用，攤到每片晶圓上，單位晶體管成本有時反而更高。整個行業都面臨著這一難題，都在積極探索解決辦法。

目前，雖然大家還在競爭5納米、3納米、2納米等制程，但這些大多是等效制程。物理上難以繼續縮小晶體管尺寸，但通過改良工藝設計、優化結構等“騷操作”，性能上仍能有所提升，將提升后的性能等效成摩爾定律算出的數字。例如臺積電、Intel、三星采用了GAA、FinFET等優化技術；AMD通過Chiplet技術將大芯片拆分；蘋果M系列采用統一內存架構等。然而，問題也隨之而來，大家采用的方法不同，都說自己達到了某個等效制程，卻難以進行公平比較，只看尺寸的傳統標準實際上已名存實亡，行業急需一把新的“尺子”。

華為提出的“韜（τ）定律”正是為了解決這一問題。τ代表信號從一種狀態切換到另一種狀態所需的時間，τ越小，0和1切換越快，頻率越高，芯片也就越快。摩爾定律本質也是通過縮小晶體管尺寸，在同等面積里塞進更多計算單元，縮短運算時間、提高效率。而“韜（τ）定律”的核心思路是將優化目標從幾何尺寸切換到時間常數τ。

具體而言，華為提出在計算系統的每一層都定義一個τ。在器件層，τ是晶體管本身的開關延遲，可通過優化溝道材料、柵極結構來壓縮；在電路層，τ是邏輯門之間的信號傳播延遲，可通過縮短走線、降低RC負載來優化；在芯片層面，τ主要指片上網絡和存儲訪問延遲，可借助高帶寬內存、近存計算來減少；在系統層面，芯片與芯片之間的通信延遲也是τ，通過光互連、統一總線架構可縮短。這四層并非各自優化，而是協同聯動，上一層的τ改善能釋放下一層的瓶頸。用何庭波論文中的話說，這是“自登納德縮放定律以來，首個在整個計算棧建立統一優化目標的縮放原理”。論文還給出了不同場景下τ迭代倍率的公式，生產經驗表明，對于功耗受限的移動設備，a約為每年1.3倍；對于安全關鍵型自主系統，約為每年1.5倍；對于人工智能工作負載，a可高達每年10倍。

“韜（τ）定律”并非華為突然發明的黑科技，而是為行業里已有的各種技術找到了統一的解釋框架和優化坐標。無論是先進制程、3D堆疊，還是HBM、光互連，只要能減少關鍵等待時間，都是在優化τ。以后比較芯片先進程度，不用再只盯著幾納米，直接比τ即可。

從實際效果來看，華為的芯片發展數據提供了一定證明。從2023年麒麟9000S到2025年麒麟9030 Pro，主頻從2.6GHz漲到2.75GHz，看似提升不大，但今年下半年的新一代麒麟芯片目標直接拉到3.1GHz，2029年目標達到4GHz，縱向比較可見“韜（τ）定律”確實發揮了作用。不過，即便到2029年，4GHz峰值頻率與蘋果A19 Pro的4.26GHz仍有差距。但在沒有EUV光刻機、遭受制裁的不利條件下，這一進步速度也值得肯定。

華為實現芯片提速依靠的是LogicFolding邏輯折疊技術。傳統芯片如同攤開的山東煎餅，所有邏輯單元都鋪在同一個平面上，門電路A與B通信需在平面上拉線，距離越遠線越長，電阻電容越大，不僅耗電還影響信號速度。而邏輯折疊技術將原本攤在一個面上的邏輯電路折到上下兩層甚至更多層，原來需要繞一大圈的線現在直接“坐電梯”，線變短了，信號等待時間減少，功耗也隨之降低。據官方數據，僅靠這一技術，在沒換工藝的情況下，新一代麒麟芯片的晶體管密度從155 MTr/mm2提升到238 MTr/mm2，P核能效提升41%，最高頻率提高13%。按照華為的路線圖，到2031年，等效制程能達到1.4nm。不過，一位芯片行業工程師表示，由于華為的晶體管密度計算算法和行業主流有差異，換算過來大概對應臺積電5納米到3納米之間的水平，與三星3納米相當，暫時還比不過臺積電的3納米。

實際上，“韜（τ）定律”背后的技術方向并非華為獨有。原商湯智能產業研究院院長田豐在接受媒體采訪時提到，RC延遲本身是半導體物理里的常見概念，Intel、臺積電、三星的先進封裝路線，同樣在壓縮互連RC延遲。臺積電的SoIC、Intel的Foveros、三星的X-Cube，本質上都是在想辦法用堆疊縮短信號的等待時間。只是此前沒有人專門將其提煉出來，在IEEE的講臺上提出這是一個定律。

“韜（τ）定律”的貢獻不在于發明新的物理原理，而在于將行業里已有的方向系統化成一個統一框架。其真正厲害之處或許不在技術本身，而在于具有去中心化的意義，將大家從摩爾定律的思維束縛中解放出來。以前大家都圍繞制程納米數這一個指標競爭，卷到最后這個數字與實際脫節，還需用模擬數字算指標。“韜（τ）定律”框架下，每個場景可按自身需求優化τ，比所有人都只卷納米數更實際。若這一思路被行業接受，長期影響將超過任何一項具體技術。

在被制裁、沒有EUV光刻機等諸多不利條件下，華為給出了一套有工程驗證、有硅片數據支撐的突圍路徑。有了明確的理論方向和經過量產檢驗的技術路線，若各方能齊心協力，我國芯片產業或許能爆發出意想不到的潛力。