上海2026年4月17日 /美通社/ -- 近日，奎芯科技自主研發(fā)的LPDDR5X PHY IP在8nm工藝上順利完成流片驗證。實測不僅穩(wěn)定達(dá)到9600Mbps速率，更超頻跑通10.8Gbps，展現(xiàn)出在先進(jìn)工藝節(jié)點上挑戰(zhàn)極致帶寬的非凡能力，為高性能計算、AI邊緣計算等場景提供了高性價比的內(nèi)存接口方案。
滿血性能：從標(biāo)準(zhǔn)到巔峰的跨越
2-rank DRAM測試子板掛載方案
本次流片驗證采用了掛載2-rank DRAM測試子板的方案，全面覆蓋了從低速到極速的工作場景。
滿血達(dá)標(biāo)：該IP在1000Mbps至9600Mbps的速率范圍內(nèi)實現(xiàn)了DLL的精準(zhǔn)鎖定。
極致突破：在完成8533Mbps和9600Mbps標(biāo)準(zhǔn)讀寫測試的基礎(chǔ)上，該IP成功實現(xiàn)了10.8Gbps的超頻運行。
信號質(zhì)量：示波器實測眼圖顯示（見下圖），在10.8Gbps超高帶寬下，眼圖清晰、裕量充足，PHY IO驅(qū)動能力與信號完整性優(yōu)異。
10.8Gbps速率下實測眼圖，眼寬與眼高裕量充足
技術(shù)深耕：全棧功能驗證通過
報告指出，該LPDDR5X IP在硬件電路與固件算法層面均達(dá)到了商用就緒標(biāo)準(zhǔn)：
核心電路穩(wěn)健：PHY PLL工作正常，輸出頻率符合寄存器預(yù)期讀取值；ZQ電阻校準(zhǔn)與IO配置均符合設(shè)計預(yù)期。
軟件算法成熟：關(guān)鍵的SW Training環(huán)節(jié)實現(xiàn)全項通過，包括DCC、CBT、Write Leveling以及復(fù)雜的Read/Write DQ 1D/2D Training。這確保了該IP能夠自動適配不同環(huán)境，為客戶提供"即插即用"的穩(wěn)定體驗。
高負(fù)載支持：成功通過2-rank DRAM掛載測試，證明了其在大容量、重負(fù)載應(yīng)用場景下的可靠性。
上述全棧功能驗證的通過，意味著該IP已具備商用就緒能力。對客戶而言，采用奎芯科技的LPDDR5X IP：
- 在8nm工藝上即可獲得原本需更先進(jìn)制程才能實現(xiàn)的內(nèi)存帶寬；
- "硅驗證+完整訓(xùn)練算法"大幅降低集成風(fēng)險，縮短芯片上市周期。
奎芯LPDDR5X IP：先進(jìn)制程下的高性能之選
在高性能計算、智能座艙、邊緣AI應(yīng)用及高端移動設(shè)備領(lǐng)域，內(nèi)存帶寬和功耗已成為核心瓶頸。此次基于知名FAB 8nm工藝的LPDDR5X IP成功驗證，是奎芯科技IP業(yè)務(wù)為業(yè)界帶來的又一高性能產(chǎn)品。
未來，我們將繼續(xù)致力于為全球SoC廠商提供更具競爭力的先進(jìn)連接方案，助力AI與高性能計算時代的產(chǎn)業(yè)升級。
